美狮会-英特尔宣布收购eASIC，进一步增强“结构化ASIC”设计能力

(公众号：)消息，英特尔今日宣告将并购一家取名为eASIC的公司，交易将在下个月内已完成，细节仍未透露。eASIC可为“结构化ASIC”研发FPGA设计工具。

结构化ASIC是FPGA和ASIC之间的中间体，可符合较慢发售和低成本市场需求。从技术上谈，英特尔自2015年以来仍然在其自定义Xeons中用于eASIC技术，但这次并购意味著eASIC团队将沦为英特尔可编程解决方案组（PSG）的一部分。对于用于计算机技术的人来说，除了常常提及的CPU和GPU，还有其他的处理器类必须留意。

FPGA（Field Programmable Gate Arrays）即现场可编程门阵列，这种芯片中构建了数百万个逻辑单元，可配备为代表半导体处理器设计的任何部分。FPGA获取了一种在电路中设计电路的较慢方法，大多数CPU和GPU在生产之前都要首先在FPGA上展开建模，以保证它们长时间工作。

而ASIC（Application Specific Integrated Circuit）则是是仅有为相同目的而设计的专用集成电路。ASIC设计一般来说是高度优化的，没额外的芯片面积用作额外的逻辑。ASIC一般来说是不能配备的，它的速度十分慢，而且功耗非常低，但设计ASIC往往成本十分便宜。一些对ASIC有少量市场需求的公司有时不会因为时间、成本和规模的原因，以壮烈牺牲功率为代价将其设计部署在FPGA上。

eASIC的“结构化ASIC”所做到的更好是一种折衷，工程师可以用于FPGA创立设计，然后将相同布局烘培到单个设计掩模中，而不必花上时间优化电路布局。通过像ASIC那样的相同设计，它比星型设计的FPGA更慢，但却壮烈牺牲了ASIC的功耗和芯片面积优势，且结构化ASIC最后仍然是可编程的。eASIC还在其单层内获取软编码的单元库，更进一步减少了功耗，芯片面积和上市时间。

设计人员还可以退出标准ASIC任务，如时钟均衡，信号完整性分析，功率弯曲和测试放入。据理解，英特尔最少在2015年就早已开始用于eASIC自定义Xeons，英特尔当时曾回应它正在希望为其客户在Xeon软件包中构建可编程技术，以改良工作流、性能、功耗和成本。除了英特尔一般来说公开发表公布的标准Xeon处理器之外，英特尔还与主要客户合作，创立自定义的CPU设计，这一点在这张较早于的幻灯片中有所提到：如图所示，英特尔有目的地为其Xeon加到功能，其中一些功能已公开发表，以协助帮助工作流程。

利用近期一代的Xeon Scalable处理器，这也可以扩展到通过eASIC设计建构的额外芯片PCB。现在英特尔即将并购这项技术并将其移往到内部，这不会使英特尔享有更佳的横向统合能力，并需要将其扩展到其他产品领域。目前，eASIC的近期产品线创建在GlobalFoundries 28nm和TSMC的旧产品上。

英特尔期望在交易已完成后了解理解其路线图，并辨别能否将其较慢切换到英特尔的流程上。英特尔回应将维持其业务连续性，交易完结后情况将更为明晰。

原创文章，予以许可禁令刊登。下文闻刊登须知。

本文来源：美狮会-www.sneaker-daily.com